Ent?te

Logo du LIFL

Depuis le 1er janvier 2015 le LIFL et le LAGIS forment le laboratoire CRIStAL

  1. Actualités

Thèse de

Chiraz Trabelsi

mercredi 3 juillet 2013
Amphithéâtre de l'IRCICA

Estimation multi-niveaux de la consommation d'énergie des systèmes sur puce

Directeur de Thèse : Samy MEFTALI Maître de Conférences Université Lille 1 Sciences et Technologies Jean-Luc Dekeyser Professeur Université Lille 1 Sciences et Technologies Rapporteurs : Jean-Philippe DIGUET Directeur de recherche CNRS Lab-STICC, UMR6285, Lorient Sébastien PILLEMENT Professeur Polytech - Université de Nantes Membres : Dragomir MILOJEVIC Professeur Université Libre de Bruxelles Smail NIAR Professeur Univérsité de Valenciennes

Cette thèse propose une méthodologie de conception du contrôle pour les systèmes reconfigurables sur FPGA, visant à améliorer la productivité des concepteurs et assurer l’efficacité de l’implémentation. Cette méthodologie est basée sur un modèle de contrôle semi-distribué qui se compose d’un ensemble de contrôleurs distribués modulaires assurant chacun les tâches d’observation, de prise de décision et de reconfiguration pour une région reconfigurable du système, et d’un coordinateur entre les décisions des contrôleurs distribués afin de respecter les contraintes et objectifs globaux du système. Cette prise de décision semi-distribuée est basée sur le formalisme des automates de modes. Cette combinaison entre modularité, division du contrôle et formalisme permet d’améliorer la flexibilité, réutilisabilité et scalabilité de la conception du contrôle. Un autre point peut être ajouté à cette combinaison pour améliorer la productivité des concepteurs, qui est l’automatisation. Pour cela, la méthodologie proposée est basée sur une approche d’Ingénierie Dirigée par les Modèles permettant d’automatiser la génération du code à partir de modèles de haut-niveau d’abstraction. Cette approche fait usage du profil standard MARTE (Modeling and Analysis of Real-Time and Embedded Systems), permettant de rendre les détails techniques de bas niveau transparents aux concepteurs et d’automatiser la génération du code VHDL pour une implémentation matérielle des systèmes de contrôle modélisés afin d’assurer leur performance. Les systèmes de contrôle générés ont été validés par simulation. Les résultats de synthèse ont montré un coût acceptable en termes de temps d’exécution et de ressources pour des systèmes ayant différents nombres de contrôleurs. Un système de contrôle composé de quatre contrôleurs et d’un coordinateur a été également validé par implémentation physique dans un système FPGA pour une application de traitement d’images.

Ours

UMR 8022 - Laboratoire d'Informatique Fondamentale de Lille - Copyright © 2012 Sophie TISON - Crédits & Mentions légales

Page respectant XHTML et CSS.

Pour tout commentaire / Comments and remarks : webmaster