Ent?te

Logo du LIFL

Depuis le 1er janvier 2015 le LIFL et le LAGIS forment le laboratoire CRIStAL

  1. Actualités

Thèse de

Eric Piel

vendredi 14 décembre 2007
Amphithéâtre de l'IRCICA

Ordonnancement de systèmes parallèles temps-réel - De la modélisation à la mise en oeuvre par l'ingénierie dirigée par les modèles

Directeur de Thèse : Jean-Luc Dekeyser (LIFL/INRIA)
Co-directeur de Thèse : Philippe Marquet (LIFL/INRIA)
Rapporteurs : Frédéric Pétrot (INPG/TIMA)
François Verdier (ENSEA)
Examinateurs : Laurence Duchien (LIFL/INRIA)
Michel Riveill (UNSA) Sébastien Gérard (CEA)

Les travaux de cette thèse s'inscrivent dans le cadre de l'ordonnancement de calculs à haute performance sur multi-processeurs à mémoire partagée. Ces travaux recouvrent deux parties distinctes.

Dans une première partie nous abordons le flot de conception de systèmes-sur-puce (SoC) multi-processeurs. Nous proposons la modélisation de ces systèmes en UML afin de compléter la sémantique propre au parallélisme, et de permettre le raffinement du modèle de SoC jusqu'à une spécification complète, en restant au plus haut niveau de conception. Par la suite nous présentons un nouveau niveau de simulation qui, en prenant en compte le particularisme du traitement intensif de données, abstrait le fonctionnement du SoC. En particulier, l'exécution et l'ordonnancement des tâches sont directement effectués sur la machine hôte. La simulation, implémentée en SystemC, permet de très rapidement évaluer les performances d'un placement de données et de tâches sur une architecture.

La compilation du modèle de SoC vers la simulation est faite à l'aide d'une chaîne de transformations de modèles. Nous détaillons les avantages apportés par l'usage de l'ingénierie dirigée par les modèles pour la conception de SoC. Enfin nous illustrons la mise en oeuvre de l'ensemble du flot de conception développé au cours de la thèse avec un exemple d'exploration d'architecture.

Dans une seconde partie, nous proposons une approche permettant d'exploiter les systèmes multi-processeurs pour garantir les propriétés temps-réel d'applications parallèles. L'approche se base sur le fait que les tâches qui composent le système ont des priorités différentes, en particulier vis-à-vis du temps de réponse aux interruptions. L'introduction d'asymétrie parmi la liste d'ordonnancement des processeurs permet d'assurer de faibles latences pour les tâches à priorité temps-réel. Un équilibrage de charge adapté permet de maintenir toute la puissance potentielle des processeurs. Cette contribution est complétée d'une validation expérimentale basée sur une implémentation dans le noyau Linux.

Ours

UMR 8022 - Laboratoire d'Informatique Fondamentale de Lille - Copyright © 2012 Sophie TISON - Crédits & Mentions légales

Page respectant XHTML et CSS.

Pour tout commentaire / Comments and remarks : webmaster