 |
|
Recherche
Equipe DART
Dynamic Adaptativity and Real-Time
Présentation / Membres / Thèses / Publications HAL
Thèses en cours | Thèses soutenues | HdRs soutenues
Thèses en cours
-
Afonso George, Conception des systèmes dynamiquement reconfigurables pour des applications de test avionique
-
Cherif Sana, Extension du profil MARTE pour la prise en compte de la reconfiguration dynamique
-
El Hajji Majdi, Co-Design de l'application H264 et implantation sur un NoC-GALS
-
El Kouhen Amine, Spécification d'un profil et d'un métamodèle pour l'adaptation des outils UML - Application à MARTE, ACCORD et Gaspard
-
Krichene Hana, Réseau sur puce pour la compilation des communications
-
Souissi Amen, Propagation bidirectionnelle des modifications effectuées sur un modèle appartenant à une chaîne de transformation de modèles
-
Trabelsi Chiraz, Estimation multi-niveaux de la consommation d'énergie des systèmes sur puce
-
BERTOUT Antoine, optimisation énéergétique sous contraintes temps réel pour des applications mobiles de gestion de réseaux urbains intelligents
Thèses soutenues
-
Rodrigues Wendell,
Une Méthodologie pour le Développement d’Applications Hautes Performances sur des Architectures GPGPU: Application à la Simulation des Machines Électrique
(jeudi 26 janvier 2012)
-
Aranega Vincent,
Traçabilité pour la mise au point de modèles et la correction de transformations
(lundi 28 novembre 2011)
-
Abdallah Adolf,
Conception de SoC à Base d’Horloges Abstraites : Vers l’Exploration d’Architectures en MARTE
(mercredi 30 mars 2011)
-
Baklouti Mouna,
Méthode de conception rapide d’architecture massivement parallèle sur puce : de la modélisation à l’expérimentation sur FPGA
(samedi 18 décembre 2010)
-
Koudri Ali,
Méthodologie UML/MARTE Pour La Conception Conjointe Logicielle / Matérielle
(mardi 13 juillet 2010)
-
Quadri Imran Rafiq,
Une méthodologie de conception dirigée par les modèles en MARTE pour cibler les systèmes sur puce basés sur les FPGA dynamiquement reconfigurables
(mardi 20 avril 2010)
-
Glitia Calin,
optimisation des applications de traitement systématique intensives sur system-on-chip
(lundi 23 novembre 2009)
-
Taillard Julien,
Une approche orientée modèle pour la parallélisation d'un code de calcul éléments finis
(lundi 9 février 2009)
-
Huafeng Yu,
Un modèle réactif basé sur MARTE dédié au calcul intensif à parallélisme de données : transformation vers le modèle synchrone
(jeudi 27 novembre 2008)
-
Piel Éric,
Ordonnancement de systèmes parallèles temps-réel - De la modélisation à la mise en oeuvre par l'ingénierie dirigée par les modèles
(vendredi 14 décembre 2007)
-
Le Beux Sébastien,
Un flot de conception pour applications de traitement du signal systématique implémentées sur FPGA à base d'Ingénierie Dirigée par les Modèles
(vendredi 7 décembre 2007)
HdRs soutenues
-
Pas d'HDRs soutenues récemment
Agenda
-
13 - 14 déc. 2012
-
14 déc. 2012
-
14 déc. 2012
-
20 déc. 2012
-
20 déc. 2012
-
11 janv. 2013
-
17 janv. 2013
Soutenances
-
13 déc. 2012
Ours
UMR 8022 - Laboratoire d'Informatique Fondamentale de Lille - Copyright © 2012 Sophie TISON - Crédits & Mentions légales