Le processeur

Table des matières

Le processeur

La technologie

Les différents types

Autres types...

Répartition

Système pipeline

Décomposition

Principe du pipeline

Définitions

Transfert des données pipelineModèle Asynchrone:

Modèle Synchrone:

Construction

Speed-up

Pipeline d'instructions:

Pipeline 2 étages

Augmentation du parallélisme

5 étages

Diapositive PPT

Le pipe-line du 80486

Diapositive PPT

Rupture de pipeline

Instructions de Branchement

Réduction de la vitesse

Réduction des ruptures

Buffer d'instructions:

Multiple pre-fetch

Double FIFO

Loop Buffer

Fonctionnement

Table de Branchement

Decode history table

Branchement retardé

Pour un 2 étages

Efficacité

Data dépendances

Sur 5 étages.

Fonctionnement

Processeur RISC

Jeu d’instructions

Critères

CISC

Caractéristiques

Caractéristiques des RISC

Conséquences

Quelques CISC et RISC

RISC

Types d’instructions

Diapositive PPT

Apparition des RISC

Première réalisation

Propriétés

Caractéristiques communes

Coût et performance

Evaluation des performances

Succès des RISC

Avantage du faible CPI

Haut débit mémoire

Débit mémoire VAX / RISC

Approches de mise en oeuvre

Les opérandes

Appel de procédure

Fenêtre de registres

Groupes de registres

Recouvrement des fenêtres

Fonctionnement

Allocation des registres

Exemple

Registres ou cache?

RISC et Pipe-Line

Exécution en séquence

Exécution sur un pipe 2 étages

Exécution sur un pipe 3 étages

Exécution sur un 4 étages

Superscalaire

Superscalaire (1987)

Taux de parallélisme

Fonctionnement

Efficacité

Superpipeline (1988)

Fonctionnement

Limitations

Dépendance de flot

Dépendance procédurale

Conflit sur ressource

Instruction-issue

Les stratégies

Accès et exécution ordonnés

Exemple

Accès et exécution ordonnés

Exécution désordonnée

Dépendance de sortie

Diapositive PPT

Accès et exécution désordonnés

Fonctionnement

Diapositive PPT

Accès et exécution désordonnés

Renommage des registres

Pour notre exemple

Compilation

Superscalaire et CISC

Pentium

Diapositive PPT

Couplage d’instructions

Pentium vs 80486

Prédiction de branchement

Superscalaire vs Superpipeline

Diapositive PPT

Compilation

Compatibilité

Fonctionnement

Architecture VLIW

Diapositive PPT

Processeurs vectoriels

Processeur vectoriel

IBM 3090 VF

Fonctionnement

Intérêts

Notion de registres vectoriels

Jeu d’instructions

Unités fonctionnelles

UF Pipeline

Pipeline d’addition

Diapositive PPT

Avec deux pipelines parallèles

Chaînage de pipelines

Pour les Load/Store

C= A + B (3 ports d’E/S)

Chaînage pour les UF

C = (s x A) + B

Messagerie: dekeyser@lifl.fr